小芯片封装技术的挑战与机缘

宣布时间：2020-08-21 08:46来源：长电科技

2022年8月9-11日，作为引领全球电子封装技术的重要集会之一，第二十三届电子封装技术国际集会（ICEPT 2022）在大连召开。长电科技董事、首席执行长郑力出席集会并宣布主题为《小芯片封装技术的挑战与机缘》的主题演讲。

近年来随着物联网、大数据、5G通讯、AI与智能制造等技术的不绝突破立异，业内关于外型更轻薄、数据传输速率更快、功率损耗更小，以及本钱更低的芯片需求大幅提高,小芯片（Chiplet）技术受到行业越来越多的关注。郑力在《小芯片封装技术的挑战与机缘》演讲中体现，先进封装的泛起让业界看到了通过封装技术推动芯片高密度集成、性能提升、体积微型化和本钱下降的巨大潜力，成为推动集成电路工业生长的要害力量之一。

Chiplet通过把差别裸芯片（Die）的能力�？榛�，利用新的设计、互联、封装等技术集成形成一个系统芯片。高性能盘算、人工智能、汽车电子、医疗、通信等市场上“火热”的应用场景中都有Chiplet高密度集成推动的解决计划。

郑力认为，基于时代对算力需求的提升，Chiplet成为集成电路微系统集成进程中的一条普通而一定的路径。目前，Chiplet在设计与测试、工业链协作、标准化等方面面临挑战。

Chiplet是一个系统工程，涉及到芯片设计、晶圆制造、封装、测试等多个环节，从封测的角度讲，焦点在于如何真正在封装中优化结构以获得更佳性能。同时，芯片堆叠技术的生长也一定要求芯片互联技术的进化和新的多样化的互联标准。今年3月，旨在推动Chiplet接口规范标准化的UCIe（Universal Chiplet Interconnect Express）工业联盟建立。长电科技作为中国大陆芯片制品制造领域的领军企业已加入UCIe工业联盟。

Chiplet先进封装需要高密度互连，封装自己不再只是封装单个芯片，必须综合考虑结构、芯片和封装的互联等问题，这使得高密度、异构集成技术成为行业的热点。半导体行颐魅正在支持种种类型的Chiplet封装，例如2.5D、3D、SiP等技术。

应市场生长之需，长电科技于2021年推出了XDFOI?多维先进封装技术，该技术就是一种面向Chiplet的极高密度、多扇出型封装高密度异构集成解决计划，其利用协同设计理念实现了芯片制品集成与测试一体化，涵盖2D、2.5D、3D集成技术，能够为客户提供从通例密度到极高密度，从极小尺寸到极大尺寸的一站式效劳。

不久前，“长电微电子晶圆级微系统集成高端制造项目”正式开工。该项目是长电科技进一步整合全球高端技术资源，瞄准芯片制品制造尖端领域，提升客户效劳能力的重大战略举措。XDFOI?多维先进封装技术也将成为这一高端制造项目的产能重点之一。

郑力体现：“先进封装，或者说芯片制品制造，可能成为后摩尔时代的重要推翻性技术之一，特别是后道制造在工业链中的职位愈发重要，有望成为集成电路工业的新的制高点。芯片制品制造将深刻地改变集成电路工业链形态，并驱动包括芯片设计、晶圆制造、装备、质料等工业链上下游配合爆发革命性变革，全工业链更紧密的协同生长的趋势愈发明显。”

上一篇长电科技实现4纳米芯片封装

分享到：

yh533388银河

小芯片封装技术的挑战与机缘